文章目录

  • 一、笔试/面试常考知识点
  • 二、面试常考手撕代码
    • 2.1、基本电路设计
    • 2.2、复杂电路设计
    • 2.3、跨时钟域设计

一、笔试/面试常考知识点

  • 奇、偶、小数分频
  • 【Verilog基础】分频器实现总结（注意体会为什么要使用 降频 实现分频）
  • 【牛客Verilog进阶挑战】 时序逻辑篇：VL13 时钟分频（偶数）
  • 【牛客Verilog进阶挑战】 时序逻辑篇：VL16 占空比50%的奇数分频