文章目录
- 一、DDR_PHY结构组成
- 1.1、DDR Memory子系统
- 1.2、DDR_PHY架构组成
- 二、PUB模块功能实现初始化总流程
- 2.1、DDR系统初始化流程
- 2.1.1、PLL初始化流程
- 2.1.2、Delay line 校准
- 2.1.3、Ddift 漂移检测和补偿
- 2.1.4、Impedance阻抗校准
- 2.1.5、SDRAM初始化
- 2.2、DDR Training流程
- 2.2.1、Write Leveling(写数据过程中的training)
- 2.2.2、DQS Gate Training(读数据过程中的training)
- 2.2.3、Data eye Training(数据trainingÿ